您的位置:新闻>>详细信息

静态CMOS逻辑电路的设计仿真与版图绘制

发布时间:2014-07-01

  CMOS静态逻辑电路是集成电路中的基本单元,主要包括反相器、与非门、或非门等,设计符合指标的CMOS静态逻辑电路,并通过瞬态仿真和直流仿真获得电路的模拟曲线图,并对模拟曲线图进行有效的分析。

 

实验过程
1、首先使学生复习CMOS静态逻辑电路的工作原理和结构,在Cadence中绘制反相器、与非门、或非门等电路结构,并制作为Symbol调用,如图1所示。


2、使用Cadence软件中的Spectre模拟工具对电路进行瞬态仿真和直流扫描仿真,获得电路的模拟曲线图,并对模拟曲线图进行分析,得到转换电压、延迟时间等参数。


3、增加晶体管尺寸,比较两种情况下的延时和动态电流。

4、绘制反相器版图。

5、利用Calibre软件对版图进行设计规则检查和电路版图一致性检查,改正版图错误



功能和效果
  本实验项目使学生掌握瞬态仿真和直流仿真方法,熟练掌握静态电路的各类特性,并通过仿真获得正确的仿真波形图;能够通过分析与仿真对电路进行合理的参数设计。