您的位置:新闻>>详细信息

可控比特延时电路

发布时间:2014-07-01
  用ISE 12.4软件设计一个可控比特延时电路,在开关的控制下,可以选择不同比特延时信号的输出,采用ISE环境仿真与调测,最终在Xilinx公司的XC3S50 FPGA模块上实现具体的功能实现与信号测试。

实验步骤
a.使用ISE软件完成时序逻辑电路的设计输入并仿真;
b.采用Testbench中时序逻辑测试文件的方法编写测试文件,在ISE环境中仿真波形,确认功能正确;
c.下载到XC3S50 FPGA模块测试实现的逻辑功能。



实验功能及效果
a.熟练掌握ISE的VHDL方式的电路输入方式、功能仿真、时序仿真、FPGA模块下载与测量的全过程;
b.掌握D触发器节拍延时功能使用、数据选择器信号输入输出关系等